Home - qdidactic.com
Didactica si proiecte didacticeBani si dezvoltarea cariereiStiinta  si proiecte tehniceIstorie si biografiiSanatate si medicinaDezvoltare personala
referate stiintaSa fii al doilea inseamna sa fii primul care pierde - Ayrton Senna





Aeronautica Comunicatii Drept Informatica Nutritie Sociologie
Tehnica mecanica




Comunicatii


Qdidactic » stiinta & tehnica » comunicatii
Circuite logice combinationale



Circuite logice combinationale


CIRCUITE LOGICE COMBINATIONALE




Circuitele logice se pot clasifica in circuite logice combinaționale si circuite logice secvențiale. Circuitele logice combinaționale constituie un caz particular al sistemelor cu stari finite și au doua caracteristici principale:

- sunt circuite fara memorie

- semnalul ce apare pe o ieșire y este o combinație a semnalelor de la intrare (variabilele de la ieșire sunt independente de timp și de starea inițiala a circuitului).

In cadrul analizei se pleaca de la cunoașterea schemei circuitului și se urmarește stabilirea funcționarii acestuia, concretizata prin tabelul de funcționare sau prin scrierea expresiei semnalelor de iesire in funcție de cele de intrare.

In cadrul sintezei se cunoaste funcția pe care trebuie s-o indeplineasca circuitul si se cauta sa se gaseasca structura acesteia. Etapele sintezei sunt urmatoarele:

- definirea funcției (sau a funcțiilor),

- minimizarea funcției,

- desenarea schemei circuitului.

Trebuie menționat faptul ca același circuit poate fi realizat in mai multe variante (dupa modul cum a fost scrisa funcția) de exemplu:1. cu circuite ȘI, SAU, NU, sau suma de produse (SOP = sum of products);

- cu circuite SAU, ȘI, NU sau produs de sume (POS = products of sums);

- cu circuite SAU-NU (NOR);

- cu circuite ȘI-NU (NAND); etc.




Exemple de circuite logice combinaționale:

1.Codificatorul

Codificatorul este un circuit logic combinațional care furnizeaza la ieșire un cuvant binar de k biți atunci cand numai una dintre cele m intrari ale sale este activa.

2.Decodificatorul

Decodificatorul este un circuit logic combinațional integrat pe scara medie care activeaza o singura linie de ieșire in funcție de cuvantul de cod aplicat la intrare.

3.Convertoare de cod

Convertoarele de cod sunt circuite logice combinaționale care pentru un cuvant aplicat la intrare genereaza un alt cuvant de ieșire, deci realizeaza trecerea dintr-un cod binar in altul.

4.Circuite de multiplexare (MUX)

Circuitele de multiplexare sunt circuite logice combinaționale care permit trecerea datelor de la una din cele m cai de intrare la o cale de ieșire unica.

5.Demultiplexorul (DMUX)

Demultiplexorul este un circuit logic combinațional care permite transmiterea datelor de pe o intrare de date comuna pe una din ieșirile selectate.

6.Comparatoare numerice

Comparatoarele numerice sunt circuite logice combinaționale care permit determinarea valorii relative a doua numere.

7.Sumatorul

Sumatorul este subsistemul logic combinațional care asigura direct sau indirect, efectuarea tuturor operațiilor aritmetice intr-un sistem de calcul.      

1 Minimizarea functiilor logice

Circuitele alcatuite din portile logice de baza, a caror operare poate fi descrisa cu ajutorul algebrei Booleene, se numesc circuite logice combinationale, deoarece in fiecare moment de timp starea logica a iesirii depinde de modul in care se combina nivelurile logice ale intrarilor in acel moment de timp. Ele nu au capacitatea de memorare a informatiei. Problema esentiala care trebuie rezolvata cu ajutorul circuitelor logice combinationale este implementarea unor functii logice cu ajutorul unui numar minim de porti logice. Pentru atingerea acestui scop, functia logica trebuie adusa la o forma cat mai simpla care sa contina un numar minim de termeni. Acest proces se numeste minimizarea functiei logice. Despre functiile logice aduse la o forma minimizata se mai spune ca sunt scrise sub forma canonica. Exista doua forme canonice utile in proiectarea circuitelor logice combinationale, suma de produse sau produsul de sume,prima dintre ele fiind cea mai folosita.

Minimizarea functiilor logice pana la una din formele canonice se poate face in doua moduri:

folosind teoremele algebrei Booleene

folosind tehnica diagramelor

In cazul scrierii functiei sub forma de suma de produse, ea este alcatuita din doi sau mai multi termeni care includ functia SI, dupa care acestia sunt uniti intre ei cu ajutorul functiei SAU. Termenii SI ai sumei trebuie sa respecte urmatoarea regula: un termen SI poate contine una sau mai multe variabile Boolee  variabile care pot fi prezente o singura data, in forma normala sau complementara. Aceasta regula ne precizeaza faptul ca semnul de inversiune poate sa apara numai deasupra variabilelor individuale. De aceea nu sunt admisi in

expresia unei functii logice termeni de forma ABC sau ABC .

1.1Minimizarea algebrica

Minimizarea algebrica se poate realiza utilizand teoremele algebrei Booleene dar, din pacate, nu stim intotdeauna care teorema trebuie aplicata intr-o situatie data si daca expresia obtinuta este sub cea mai simpla forma posibila. De aceea, mai ales in cazul functiilor complicate, simplificarea algebrica poate deveni o sursa de erori si necazuri. In general, in procesul de simplificare algebrica a unei functii logice se recomanda efectuarea a doi pasi:

functia se scrie sub forma de suma de produse

termenii sunt grupati dupa factorul comun (daca exista), care apoi se scoate in fata parantezei. Aceasta operatie poate conduce la eliminarea unuia sau mai multor termeni.


Sa aplicam aceste etape la implementarea functiei:

Functia z poate fi simplificata cu ajutorul teoremelor algebrei Booleene. Astfel, factorul AC poate fi scris:

astfel incat functia z devine:

Deoarece

Astfel incat se obtine forma minimizata sub forma de suma de produse a functiei z:

Pe baza acestei expresii se poate proiecta circuitul cel mai simplu care sa o realizeze, circuit prezentat in fig. 1.

Fig.1


De multe ori functia logica trebuie scrisa pornind de la tabelul de adevar care descrie functionarea circuitului. In acest caz, pentru a scrie expresia functiei logice care trebuie realizata, se recomanda parcurgerea urmatoarelor doua etape:

se scrie cate un termen SI pentru fiecare combinatie a nivelurilor logice de intrare pentru care iesirea este la nivel logic 1. Fiecare termen SI trebuie sa contina toate variabilele de intrare sub forma inversata sau neinversata dupa cum in linia corespunzatoare din tabel apar la nivel logic 0 sau 1.

termenii SI astfel obtinuti sunt legati intre ei cu operatia logica SAU, obtinandu-se expresia finala a functiei logice.

daca este necesar, se simplifica functia logica folosind teoremele algebrei Booleene.

Sa consideram exemplul din Tabelul 1 in care avem trei variabile de intrare A, B si C si o variabila de iesire, x. Aplicand regulile de mai sus se obtine expresia functiei logice care trebuie realizata.

Tabelul 1

La o prima observare constatam ca functia noastra este sub forma canonica minimizata, astfel incat putem trece la proiectarea circuitului logic care sa o realizeze. Din analiza ei se poate vedea ca avem nevoie de o poarta SAU cu trei intrari, de trei porti SI tot cu trei intrari si de trei inversoare, deoarece toate variabilele de intrare apar si sub forma inversata. Circuitul logic care realizeaza functia este prezentat in fig.2.

Fig.2

Din cele prezentate pana acum se poate observa ca scrierea unei functii logice sub forma de suma de produse faciliteaza proiectarea circuitului care sa o realizeze folosind portile logice elementare SI, SAU si INVERSORUL. Din punct de vedere teoretic totul pare a fi in  ordine. Din punct de vedere practic insa, apare un mic inconvenient. Majoritatea circuitelor integrate care contin porti logice au la baza portile logice SI-NU si SAU-NU cu ajutorul carora se pot realiza toate celelalte functii logice elementare. Daca in procesul de implementare a functiilor logice se vor folosi astfel de circuite integrate, este evident necesar ca schema logica ce realizeaza functia minimizata sa fie realizata numai cu porti SI-NU sau cu porti SAU-NU.



1.2 Minimizarea cu diagrame Karnaugh

O alta metoda folosita pentru minimizarea functiilor logice este cea a diagramei Karnaugh. Ea este o metoda grafica de obtinere a functiei logice minimizate si de proiectare circuitul logic care sa o realizeze, avand ca punct de start tabelul de adevar. Teoretic, metoda poate fi folosita pentru un numar de variabile de intrare oricat de mare, insa practic este aplicabila pentru cel mult sase variabile de intrare. Diagrama Karnaugh este un careu de forma patratica sau dreptunghiulara continand 2N casute, N fiind numarul variabilelor de intrare.Fiecare casuta corespunde unei singure combinatii posibile de forma SI a variabilelor de intrare. Atat pe orizontala cat si pe verticala, doua casute adiacente difera intre ele doar prin valoarea logica a unei singure variabile din combinatiile corespunzatoare lor. In fiecare casuta se va inscrie cifra 1 sau 0 dupa cum combinatia corespunzatoare ei are ca rezultat 1 logic sau 0 logic.

Expresia minimizata a variabilei de iesire poate fi obtinuta din diagrama Karnaugh prin gruparea si incercuirea casutelor adiacente care contin variabila binara 1. Gruparea se poate face in perechi de doua, patru sau opt casute. Se mai spune ca se face gruparea in dubleti, quazi sau octeti. Trebuie mentionat faptul ca se considera adiacente si patratele de la extremitatile unei linii sau unei coloane.

Sa consideram exemplul din Tabelul 2 caruia ii corespunde diagrama Karnaugh din fig.3. In acest exemplu se pot grupa in dubleti casutele cu numerele 2 si 6, respectiv 10 si 11. Avand doi dubleti, expresia finala a functiei logice va avea doi termeni care pot fi obtinuti astfel: din primul dublet dispare variabila B care apare atat in forma normala cat si inversata, astfel ca primul termen al functiei va fi ACD ; din al doilea dublet dispare variabila C care apare atat in forma normala cat si inversata,astfel ca al doilea termen al functiei va fi ABD. Expresia finala functiei logice va fi:

Tabelul 2

Fig. 3

Gruparea in quazi o exemplificam pe diagrama Karnaugh din fig.4

Fig.4

Prin gruparea in quazi se elimina cate doua variabile din fiecare quad, evident cele care apar in formele normala si inversata. In exemplul nostru, expresia functiei logice va avea doi termeni de cate doua variabile pentru ca avem doi quazi. Astfel, din quadul care cuprinde casutele 6, 7, 10 si 11 se elimina variabilele A si C, ramanand termenul BD, iar din quadul care contine casutele din cele patru colturi se elimina tot variabilele A si C,ramanand termenul BD. Astfel, expresia functiei logice realizate va fi:

In cazul gruparii in octeti se aplica aceleasi reguli, cu deosebirea ca prezenta unui octet este echivalenta cu eliminarea a trei variabile din termenul corespunzator lui.                  

Fig.5

In cazul exemplului din fig.5 se elimina variabilele A, B si C.Avand un singur octet, functia logica va avea un singur termen si expresia ei va fi

Unele circuite pot fi proiectate astfel incat sa existe anumite stari ale intrarilor pentru care nivelul logic al iesirii sa nu fie precizat, pentru simplul motiv ca starile respective ale intrarilor nu se vor realiza niciodata in situatia concreta de functionare a circuitului. Acestea se numesc stari nedeterminate. In aceste situatii, proiectantul are libertatea de a pune in casutele corespunzatoare starilor de nedeterminare 0 sau 1 astfel incat sa-i fie cat mai usor sa simplifice expresia booleana a functiei de iesire.Este foarte probabil ca in multe cazuri sa nu putem grupa casutele dintr-o diagrama Karnaugh numai in dubleti, quazi sau octeti, avand si

situatii mai complexe in care va trebui sa lucram pe aceeasi diagrama cu doua, trei sau chiar patru tipuri de grupari. Cand am spus patru, ne-am gandit si la cazurile de termeni izolati care nu pot fi grupati cu alti termeni.In aceste situatii se recomanda parcurgerea urmatoarei succesiuni de pasi pentru obtinerea formei finale a functiei logice:

construirea diagramei Karnaugh pe baza tabelului de adevar. Este important de mentionat ca daca exista combinatii ale variabilelor de intrare pentru care starea iesirii este nedeterminata(ea poate fi 0 sau 1), proiectantul are libertatea ca in diagrama Karnaugh, in casuta corespunzatoare combinatiilor respective sa puna 0 sau 1, astfel incat aceasta sa-l ajute la minimizarea mai eficienta a functiei.

se vor incercui casutele izolate care contin variabila 1. Aceste casute nu sunt adiacente cu alte casute care contin variabila binara 1.

se vor cauta casutele care contin variabila 1 si care au o singura casuta adiacenta care contine variabila 1. Astfel se realizeaza dubletii.

se incercuiesc octetii chiar daca vreo casuta din ei a fost inclusa in dubleti     

se incercuiesc quazii chiar daca vreo casuta din ei a fost inclusa in dubleti sau octeti.

se incercuieste orice pereche care include casute care inca nu au fost incercuite, asigurandu-ne ca numarul de incercuiri este min

se face suma termenilor generati de fiecare grupare, obtinandu-se astfel expresia finala a functiei logice.

Fig.6








Contact |- ia legatura cu noi -|
Adauga document |- pune-ti documente online -|
Termeni & conditii de utilizare |- politica de cookies si de confidentialitate -|
Copyright © |- 2022 - Toate drepturile rezervate -|

Comunicatii




Proiecte pe aceeasi tema


Laserul in telecomunicatii - folosirea laserului
Cum sa obtineti performante maxime folosind echipamente DV
Fax-selector voice control - cuplarea unui robot telefonic la fax
Circuite logice combinationale
Folosire a pachetului cu softuri si a comenzii telnet pentru modem-urile utilizate de romtelecom adsl
Portile sau-nu si si-nu
Duopolul telefoniei mobile pe piata din Romania
Tehnologii actuale de conectare la Internet - dial-up, ISDN, ADSL, CATV, fibra optica



Ramai informat
Informatia de care ai nevoie
Acces nelimitat la mii de documente, referate, lucrari. Online e mai simplu.

Contribuie si tu!
Adauga online proiectul sau referatul tau.